TSMC dilaporkan menunda investasi pada teknologi hybrid bonding untuk integrasi memori High Bandwidth Memory (HBM) dan memilih untuk tetap mengandalkan teknologi microbump dalam pengemasan HBM.
Laporan terbaru dari ETNews yang mengutip sumber dalam rantai pasokan menyebutkan bahwa TSMC masih menahan investasi untuk teknologi hybrid bonding. Sebagai gantinya, perusahaan Taiwan tersebut dikabarkan sedang mempersiapkan rantai pasokan untuk menggunakan microbump berukuran 5 mikrometer.
Jika rencana tersebut berjalan sesuai target, produksi massal microbump 5 mikrometer diperkirakan dimulai pada paruh kedua 2028.
Hybrid bonding mampu menghubungkan chip secara langsung
Hybrid bonding merupakan teknologi packaging yang memungkinkan dua chip silikon disatukan secara permanen menggunakan interkoneksi logam yang tertanam pada permukaan chip.
Berbeda dari metode konvensional yang mengandalkan solder bump, hybrid bonding dapat menghubungkan interkoneksi tembaga secara langsung antara dua chip.
Teknologi ini memungkinkan beberapa die atau bahkan wafer silikon dihubungkan dengan menumpuk bagian belakang dua chip secara langsung.
Perbedaan ukuran interkoneksi juga cukup signifikan. Solder bump yang digunakan pada packaging tradisional berukuran sekitar 100 mikrometer, sedangkan microbump yang digunakan untuk menghubungkan chip di dalam package berada di kisaran 20 mikrometer.
Hybrid bonding dapat mengecilkan ukuran interkoneksi tersebut hingga sekitar 1 mikrometer.
Kepadatan interkoneksi yang jauh lebih tinggi membuat hybrid bonding dipandang sebagai salah satu teknologi penting untuk meningkatkan performa dan efisiensi chip stacking generasi berikutnya.
TSMC justru fokus pada microbump 5 mikrometer
Meskipun hybrid bonding menawarkan kepadatan interkoneksi yang lebih tinggi, TSMC dilaporkan memilih pendekatan berbeda untuk integrasi HBM.
TSMC dikabarkan sedang mempersiapkan pemasoknya untuk memproduksi microbump 5 mikrometer, yang ukurannya jauh lebih kecil dibandingkan microbump sekitar 20 mikrometer yang umum digunakan saat ini.
Dengan ukuran yang lebih kecil, microbump 5 mikrometer diharapkan dapat meningkatkan kemampuan packaging dan memungkinkan interkoneksi yang lebih padat.
Menurut laporan tersebut, pemasok dari Korea Selatan dan Jepang disebut bekerja sama dengan TSMC untuk mengembangkan teknologi ini.
Produksi massal microbump 5 mikrometer ditargetkan mulai pada paruh kedua 2028.
Pendekatan ini memungkinkan TSMC meningkatkan kemampuan interkoneksi HBM tanpa harus segera beralih ke hybrid bonding untuk proses integrasi tersebut.
Berbeda dengan AMD 3D V-Cache
Keputusan TSMC ini menarik karena perusahaan sebenarnya sudah menggunakan hybrid bonding pada teknologi packaging tertentu.
Salah satu contohnya adalah AMD 3D V-Cache, yang menggunakan hybrid bonding untuk menempatkan chip SRAM di atas logic die.
Teknologi tersebut memungkinkan AMD meningkatkan kapasitas cache dengan menumpuk chip secara vertikal dan menciptakan koneksi dengan kepadatan tinggi.
Namun, TSMC dilaporkan berencana mempertahankan microbump untuk integrasi HBM dalam packaging untuk saat ini.
Dengan demikian, TSMC tidak sepenuhnya meninggalkan hybrid bonding. Teknologi tersebut tetap digunakan untuk aplikasi tertentu, sementara HBM masih akan menggunakan pendekatan microbump.
HBM membutuhkan interkoneksi dengan kepadatan tinggi
HBM bekerja dengan menumpuk beberapa lapisan memory die secara vertikal untuk menghasilkan bandwidth yang sangat tinggi dalam package berukuran relatif kecil.
Karena itu, teknologi interkoneksi menjadi salah satu faktor penting dalam pengembangan HBM generasi mendatang.
Microbump digunakan untuk menghubungkan silicon die dengan komponen lain di dalam package. Pada teknologi packaging TSMC seperti CoWoS-S dan CoWoS-L, microbump juga digunakan untuk koneksi antara chip dan interposer.
Penggunaan microbump yang lebih kecil berpotensi meningkatkan kepadatan koneksi sekaligus membantu meningkatkan karakteristik packaging HBM.
Namun, laporan tersebut juga menunjukkan bahwa pendekatan TSMC berbeda dengan arah yang mulai dilihat oleh sebagian industri.
TSMC kembali mengambil pendekatan konservatif
Keputusan mengenai microbump ini bukan satu-satunya contoh ketika TSMC memilih untuk tidak segera mengadopsi teknologi manufaktur terbaru.
Dalam teknologi lithography, TSMC sebelumnya juga dilaporkan masih mengandalkan Low-NA EUV untuk pengembangan node generasi berikutnya.
Perusahaan menilai Low-NA EUV yang dikombinasikan dengan multi-patterning masih mampu memenuhi kebutuhan hingga proses manufaktur 1 nanometer dan di bawahnya.
Pendekatan serupa kini terlihat pada packaging HBM. Ketika teknologi hybrid bonding semakin banyak dipandang sebagai solusi dengan performa tinggi untuk chip stacking, TSMC justru dikabarkan ingin memaksimalkan teknologi microbump terlebih dahulu.
Jika produksi massal microbump 5 mikrometer benar-benar dimulai pada 2028, teknologi tersebut dapat menjadi bagian penting dari strategi packaging HBM TSMC dalam beberapa tahun mendatang.
Sumber: ETNews
