JEDEC Perbarui Standar DDR5 MRDIMM dengan Logika Antarmuka Baru, Perluas Peta Jalan
JEDEC Solid State Technology Association, pemimpin global dalam pengembangan standar untuk industri mikroelektronik, hari ini mengumumkan pencapaian penting dari Komite JC-40 dan JC-45 untuk Modul Logika dan DRAM.
Pengumuman ini mencakup penerbitan standar penyangga data (data buffer) multiplexed rank DDR5 (MDB) yang baru, kemajuan menuju standar multiplexed rank registering clock driver (MRCD), serta kelanjutan pengerjaan peta jalan DDR5 MRDIMM (Multiplexed Rank DIMM) Gen 2 untuk mewujudkan desain modul memori dengan bandwidth yang jauh lebih tinggi.
Pembaruan Status Standar JEDEC
Berikut adalah ringkasan progres peta jalan standar memori terbaru yang dikerjakan oleh JEDEC:
- Telah Diterbitkan: JESD82-552 (DDR5MDB02) Multiplexed Rank Data Buffer.
- Segera Hadir: JESD82-542 (DDR5MRCD02) Multiplexed Rank Registering Clock Driver.
- Dalam Penyelesaian: Standar modul MRDIMM Gen 2 yang hampir rampung.
- Dalam Pengembangan: Desain raw card DDR5 MRDIMM Gen 2 dengan target kecepatan menembus 12.800 MT/s, serta pengembangan awal untuk standar modul MRDIMM Gen 3 (dengan logika antarmuka memori yang mendasarinya hampir difinalisasi).
Detail Standar Baru dan Mendatang
JEDEC secara resmi telah menerbitkan JESD82-552: DDR5MDB02 Multiplexed Rank Data Buffer, yang kini dapat diunduh langsung melalui situs web JEDEC. Standar ini mendefinisikan fungsionalitas penyangga data generasi berikutnya untuk arsitektur DIMM multiplexed rank, mendukung operasi yang kuat dan stabil seiring dengan peningkatan skala bandwidth pada modul.
Dalam waktu dekat, asosiasi ini juga mengharapkan penerbitan JESD82-542: DDR5 Multiplexed Rank Registering Clock Driver (DDR5MRCD02). Standar mendatang ini dirancang khusus untuk lebih memperkuat integritas sinyal dan kontrol waktu (timing) dalam desain modul DDR5 MRDIMM, yang akan melengkapi kehadiran JESD82-552.
Menatap Masa Depan: Gen 2 dan Gen 3
Sementara itu, Komite JC-45 saat ini hampir menyelesaikan standar MRDIMM Gen 2. Langkah ini akan memajukan desain modul memori berkinerja tinggi guna memenuhi kebutuhan bandwidth yang terus meroket serta persyaratan efisiensi tingkat sistem untuk platform komputasi generasi berikutnya.
Komite juga tengah aktif mengembangkan desain raw card DDR5 MRDIMM Gen 2 yang menargetkan kecepatan transfer data ekstrem hingga 12.800 MT/s. Hal ini menegaskan komitmen JEDEC untuk memungkinkan kecepatan data yang lebih tinggi dan solusi memori yang terukur (scalable) untuk aplikasi padat data. Belum berhenti di situ, Komite JC-45 juga sudah mulai menatap jauh ke depan untuk memulai fondasi pengembangan standar MRDIMM Gen 3.
“Upaya terkoordinasi di JC-45 ini mencerminkan peran berkelanjutan JEDEC dalam menyelaraskan industri di seputar standar memori berkinerja tinggi yang dapat dioperasikan, yang memenuhi tuntutan beban kerja AI, komputasi cloud, dan perusahaan yang terus berkembang,” ujar Mian Quddus, Ketua Komite JC-45 dan Anggota Dewan Direksi JEDEC.
Untuk wawasan lebih lanjut, JEDEC akan menggelar Forum Komputasi Seluler/Klien/Edge dan Server/Cloud/AI di San Jose pada bulan Mei ini, yang akan menampilkan sesi mendalam tentang standar memori dan desain sistem yang baru muncul.
Sumber: JEDEC
