Pada ajang Electronic Components Technology Conference (ECTC) 2025, Intel mengungkapkan inovasi terbaru dalam teknologi kemasan chip melalui EMIB-T (Embedded Multi-die Interconnect Bridge with Through-Silicon Vias). Teknologi ini dirancang untuk meningkatkan efisiensi daya dan komunikasi antar chiplet, serta mendukung integrasi memori HBM4 dan antarmuka Universal Chiplet Interconnect Express (UCIe).
Apa itu EMIB-T?
EMIB-T merupakan evolusi dari teknologi EMIB yang telah ada sebelumnya, dengan penambahan Through-Silicon Vias (TSVs) dan kapasitor Metal-Insulator-Metal (MIM) berdaya tinggi. Penambahan ini memungkinkan suplai daya yang lebih andal dan komunikasi yang lebih kuat antara chiplet yang terpisah. Berbeda dengan desain EMIB konvensional yang mengalami penurunan tegangan karena jalur suplai daya yang menjulur, EMIB-T mengalirkan daya langsung melalui TSV dari substrat paket ke setiap koneksi chiplet .
Dukungan untuk HBM4 dan UCIe
Peningkatan ini sangat penting untuk memori generasi berikutnya, seperti HBM4 dan HBM4e, yang mengharapkan kecepatan data sebesar 32 Gb/s per pin atau lebih melalui antarmuka UCIe. Intel telah mengonfirmasi bahwa paket EMIB-T pertama akan mempertahankan efisiensi energi saat ini sekitar 0,25 picojoule per bit sambil menawarkan kepadatan interkoneksi yang lebih tinggi.
Skala dan Integrasi yang Lebih Besar
Mulai tahun 2026, Intel berencana untuk memproduksi paket berbasis EMIB yang berukuran 120 x 120 milimeter, sekitar delapan kali ukuran satu reticle. Substrat besar ini dapat mengintegrasikan hingga dua belas tumpukan memori bandwidth tinggi bersama beberapa chiplet komputasi, semuanya terhubung oleh lebih dari dua puluh jembatan EMIB. Lebih jauh ke depan, Intel mengharapkan untuk mendorong dimensi paket hingga 120 x 180 milimeter pada tahun 2028. Desain seperti itu dapat menampung lebih dari 24 tumpukan memori, delapan chiplet komputasi, dan 38 atau lebih jembatan EMIB.
Inovasi dalam Desain Pendinginan dan Proses Manufaktur
Selain EMIB-T, Intel juga memperkenalkan desain penyebar panas yang didesain ulang yang mengurangi kekosongan dalam bahan antarmuka termal sekitar 25%, serta proses pengikatan termal-kompresi baru yang meminimalkan pembengkokan dalam substrat paket besar. Inovasi ini diharapkan dapat meningkatkan keandalan dan efisiensi dalam sistem dengan konsumsi daya tinggi, seperti akselerator AI dan solusi server masa depan .
