UCIe Konsorsium Umumkan Spesifikasi 3.0 dengan Performa 64 GT/s dan Manajemen Lebih Canggih
Universal Chiplet Interconnect Express (UCIe) Consortium resmi merilis spesifikasi UCIe 3.0, menandai lompatan signifikan dalam teknologi interkoneksi chiplet untuk semikonduktor masa depan. Versi terbaru ini menghadirkan peningkatan besar dalam performa dan kemampuan manajemen, menjawab kebutuhan sistem komputasi modern yang makin kompleks — dari AI hingga data center skala besar.
⚡ Peningkatan Kecepatan hingga 64 GT/s
Salah satu fitur utama dari UCIe 3.0 adalah dukungan bandwidth hingga 64 GT/s per jalur, dua kali lipat dari spesifikasi UCIe 1.1 sebelumnya. Ini memungkinkan produsen chiplet untuk:
- Meningkatkan throughput antar chip secara dramatis
- Mengurangi latensi komunikasi internal antar die
- Mendukung beban kerja berat seperti inferensi AI, grafis generatif, dan HPC
Kecepatan ini memungkinkan chiplet dari berbagai vendor dan teknologi proses untuk beroperasi bersama dalam satu paket dengan efisiensi tinggi.
🧠 Fitur Baru: Pengelolaan Sistem Lebih Dalam
Selain kecepatan, UCIe 3.0 juga memperkenalkan fitur manajemen sistem tingkat lanjut, termasuk:
- Inter-die error reporting & correction
- Advanced link integrity monitoring
- Power domain isolation & control
- QoS (Quality of Service) antar chiplet untuk kontrol traffic data kritikal
Fitur-fitur ini menjadikan UCIe semakin ideal untuk sistem modular berskala besar seperti server AI, akselerator machine learning, atau chip semi-custom yang digunakan dalam sistem cloud.
🔗 Kompatibilitas dan Ekosistem
UCIe 3.0 mempertahankan kompatibilitas ke bawah dengan spesifikasi sebelumnya, memastikan bahwa perusahaan yang telah mengadopsi UCIe 1.1 atau 1.0 masih bisa mengembangkan sistem secara bertahap. Konsorsium ini mencakup pemain besar industri seperti:
- Intel, AMD, NVIDIA
- TSMC, Samsung, ASE
- Google, Meta, Microsoft
- Qualcomm, ARM, dan lainnya
Tujuan utama UCIe tetap pada standarisasi komunikasi antar chiplet lintas vendor, mempercepat pengembangan semikonduktor modular dengan biaya dan waktu yang lebih efisien.
🌐 Masa Depan Chiplet Semakin Terbuka
Dengan spesifikasi 3.0 ini, UCIe semakin mengokohkan dirinya sebagai tulang punggung interkoneksi chiplet di era heterogeneous computing, di mana satu SoC (System-on-Chip) bisa terdiri dari CPU, GPU, NPU, dan I/O die yang berasal dari pabrikan dan node manufaktur berbeda.
Sumber: UCIe Consortium Introduces 3.0 Specification with 64 GT/s Performance and Enhanced Manageability
