News

Cadence dan TSMC Perkuat Kolaborasi untuk Dorong Inovasi Chip AI dan HPC Generasi Berikutnya

Cadence mengumumkan pencapaian besar dalam otomasi desain chip (EDA) dan IP, melalui kerja sama jangka panjang dengan TSMC. Fokus kolaborasi ini adalah mempercepat time-to-market untuk aplikasi AI dan HPC dengan memanfaatkan node proses tercanggih serta teknologi 3DFabric milik TSMC.

Dukungan untuk Node Proses Mutakhir

Cadence dan TSMC telah bekerja sama dalam pengembangan infrastruktur desain untuk N3, N2, dan A16, menggunakan rangkaian solusi seperti:

  • Cadence Innovus Implementation System
  • Quantus Extraction & Field Solver
  • Tempus Timing Solution & ECO Option
  • Pegasus Verification System
  • Voltus IC Power Integrity Solution
  • Virtuoso Studio & Spectre Simulation Platform

Alur desain berbasis AI dari Cadence kini tersedia untuk node TSMC N3, N2, A16, serta fitur baru di 3DFabric. Selain itu, keduanya juga mengembangkan alur EDA untuk node A14, dengan PDK pertama dijadwalkan rilis pada akhir 2025.

Solusi Desain Chip Berbasis AI

Cadence menghadirkan JedAI Solution dan Cerebrus Intelligent Chip Explorer yang didukung AI untuk mengoptimalkan PPA (power, performance, area) di node N2. Fitur baru termasuk asisten perbaikan otomatis untuk pelanggaran DRC, memungkinkan penutupan desain lebih cepat serta efisiensi lebih tinggi dalam pengembangan chip AI.

Inovasi 3D-IC dengan TSMC 3DFabric

Solusi 3D-IC dari Cadence kini mendukung penuh konfigurasi advanced packaging dan die stacking TSMC. Peningkatan mencakup:

  • Otomatisasi koneksi bump
  • Implementasi fisik & analisis multi-chiplet
  • Penyisipan smart alignment marker

Selain itu, integrasi Clarity 3D Solver dan Sigrity X Platform dengan Optimality Intelligent System Explorer memungkinkan analisis SI/PI berbasis 3Dblox secara otomatis. Untuk alur TSMC-COUPE, Cadence menghadirkan Virtuoso Studio dengan Celsius Thermal Solver untuk simulasi termal yang lebih efektif.

IP Mutakhir di Node TSMC N3P

Cadence juga memperkenalkan IP terbaru yang sudah terbukti di silikon untuk mendukung infrastruktur AI:

  • HBM4 IP pertama di N3P
  • Antarmuka memori berkecepatan tinggi: LPDDR6/5X 14.4G, DDR5 12.8G MRDIMM Gen 2
  • PCIe 7.0 IP dengan kecepatan 128 GT/s
  • 224G SerDes untuk infrastruktur AI
  • IP konektivitas baru: eUSB2V2 dan UCIe 32G

IP ini membantu mengatasi masalah memory wall dalam sistem AI modern, sekaligus mendukung ekosistem chiplet dan PC AI generasi berikutnya.

Visi Bersama

Menurut Chin-Chi Teng, SVP Cadence, kemitraan ini mempercepat pengembangan silikon canggih untuk AI dan HPC dengan fitur AI, IP, dan solusi 3D-IC. Sementara itu, TSMC menegaskan bahwa kerja sama dengan mitra OIP seperti Cadence berperan penting dalam menghadirkan efisiensi energi dan performa tinggi untuk sistem AI masa depan.


Sumber: Cadence

Leave a Reply

Your email address will not be published. Required fields are marked *

Back to top button