Marvell memamerkan kemajuan terbaru dalam pengembangan custom silicon IP pada ajang Marvell Analyst Day 2025. Perusahaan ini mengungkap rancangan SRAM 2 nanometer yang diklaim mampu melampaui standar industri, baik dari sisi efisiensi daya maupun kepadatan desain. Meski pertama kali diperkenalkan pada Juni lalu, Marvell kini membeberkan data performa yang menegaskan keunggulan solusi memorinya dibandingkan SRAM konvensional.
Dalam pengujian pada konfigurasi 256K, SRAM 2 nm buatan Marvell menunjukkan penurunan konsumsi daya total hingga 80 persen. Selain itu, luas area yang dibutuhkan lebih kecil 37 persen, dengan waktu siklus yang 22 persen lebih cepat. Desain tata letak memori yang lebih berbentuk persegi panjang juga memudahkan integrasi ke dalam system-on-chip berkerapatan tinggi, sebuah faktor penting dalam desain prosesor modern.
Perbandingan lanjutan dengan solusi terbaik di kelasnya memperlihatkan bahwa SRAM kustom Marvell menggunakan area 50 persen lebih kecil pada bandwidth yang sama. Konsumsi daya siaga berhasil ditekan hingga 66 persen, sementara kepadatan bandwidth melonjak drastis, mencapai 17 kali lipat per milimeter persegi ketika dinormalisasi berdasarkan luas area. Marvell menjelaskan bahwa peningkatan ini dicapai melalui perombakan struktur clocking dan port, yang secara signifikan meningkatkan bandwidth dari SRAM on-die.
Pendekatan arsitektural tersebut dinilai memberikan keuntungan besar di era manufaktur semikonduktor modern, di mana skala logika terus berkembang lebih cepat dibandingkan memori. Dengan SRAM yang menempati porsi signifikan dari total transistor dan area prosesor, kemampuan untuk meningkatkan kepadatan sekaligus menurunkan konsumsi daya menjadi nilai tambah yang sangat krusial.
Sebagai ilustrasi, sel bit SRAM pada node N3 milik TSMC disebut hampir identik dengan node N5, dengan perbedaan kepadatan aktual hanya sekitar 5 persen. Hal ini terjadi meskipun logika reguler pada periode yang sama berhasil mencapai peningkatan skala transistor hingga 1,56 kali lipat dari N5 ke N3. Kondisi tersebut membuat biaya manufaktur node N3B semakin sulit dibenarkan, mengingat peningkatan area SRAM yang relatif minim.
Untuk beberapa waktu, skala SRAM memang tertinggal dibandingkan skala logika. Namun kini, keduanya telah sepenuhnya berpisah arah. Dengan asumsi tren serupa berlanjut pada node N2 dan yang lebih kecil, solusi SRAM kustom seperti yang dikembangkan Marvell berpotensi menjadi faktor penentu dalam efisiensi dan performa prosesor generasi mendatang.
Sumber: ServeTheHome