Spekulasi mengenai prosesor desktop generasi mendatang dari Intel kembali menguat. Setelah klaim dari Jaykihn bahwa salah satu SKU Intel “Nova Lake-S” akan membawa 144 MB Big Last Level Cache (bLLC), kini insider terkenal kopite7kimi turut memberikan bocoran tambahan. Ia menyebut bahwa Intel tengah menyiapkan empat SKU unlocked dalam keluarga Core Ultra 400 yang dijadwalkan rilis pada akhir 2026, dan seluruhnya akan dibekali penerapan bLLC.
Kehadiran cache besar ini diyakini menjadi strategi Intel untuk menandingi dominasi AMD 3D V-Cache yang sangat kuat di pasar CPU gaming. Seperti generasi server “Clearwater Forest”, implementasi cache besar ini diprediksi ditempatkan pada compute tile dari Nova Lake-S.
Dual-Tile dan Single-Tile: Kombinasi Berbeda untuk Segmen Berbeda
Menanggapi pertanyaan pengguna, kopite7kimi mengungkap adanya dua konfigurasi compute die:
- Dual-tile untuk SKU kelas atas
- Single-tile untuk opsi kelas menengah
Desas-desus sebelumnya menyebut sampel engineering 52-core Nova Lake-S—konfigurasi 2× (8 P-core + 16 E-core) ditambah 4 LPE-core, yang cocok dengan skema dual-tile.
Insider juga memprediksi bahwa SKU dual-tile bisa saja memiliki 144 MB bLLC per tile, total mencapai 288 MB bLLC dalam satu paket CPU. Namun ia mengingatkan bahwa informasi tersebut belum 100% pasti. Ia juga menyoroti tantangan baru:
“Desain suplai daya di platform baru akan menjadi tantangan untuk para produsen motherboard.”
Selain itu, opsi dual-tile dengan core E lebih sedikit—2× (8+12)—juga dikabarkan tengah dipertimbangkan.
Empat SKU Intel Nova Lake-S yang Ditaksir Akan Hadir
Berikut tabel ringkas versi Wccftech dari teori kopite7kimi:
- 2× 8+16 (48 Cores + 4 LPE Cores) + 288 MB bLLC
- 2× 8+12 (40 Cores + 4 LPE Cores) + 288 MB bLLC
- 1× 8+16 (24 Cores + 4 LPE Cores) + 144 MB bLLC
- 1× 8+12 (20 Cores + 4 LPE Cores) + 144 MB bLLC
Jika bocoran ini akurat, Nova Lake-S bisa menjadi salah satu lompatan performa terbesar Intel dalam satu dekade terakhir—khususnya di bidang gaming dan beban kerja yang sangat sensitif terhadap bandwidth cache.
Sumber: Wccftech
