TSMC CoPoS: Evolusi Canggih Packaging 310×310 mm untuk Era AI

TSMC memperkenalkan teknologi CoPoS (Chips-on-Panel-on-Substrate), generasi lanjutan packaging dari CoWoS, yang menggunakan substrat persegi 310×310 mm—lebih dari 5× luas area dibanding wafer bundar tradisional. Ini memungkinkan integrasi chiplet GPU dan hingga 12 modul memori HBM4 dalam satu paket besar, mendukung peningkatan performa AI dan HPC.

🚀 Peta Jalan Inovasi TSMC

🔧 Keunggulan Packaging Panel-level (PLP)

🌐 Dampak & Kolaborasi Strategis


✅ Kesimpulan

CoPoS mewakili lompatan besar dalam evolusi packaging chip: menggunakan panel persegi besar, mendongkrak densitas memori dan compute dalam satu paket. Dengan roadmap mall produksi pada 2028‑29 di AP7 Chiayi, TSMC membekali NVIDIA dan mitra global untuk menghadirkan akselerator AI ultra-kinerja dan efisiensi tinggi—mempersiapkan era baru desain chip modular besar dan hemat biaya.


Sumber:

Exit mobile version